29.【P95】【2010 统考真题】下列有关 RAM 和 ROM 的叙述中, 正确的是 (　)

I.　RAM 是易失性存储器, ROM 是非易失性存储器

II.　RAM 和 ROM 都采用随机存取方式进行信息访问

III. RAM 和 ROM 都可用作 Cache

IV. RAM 和 ROM 都需要进行刷新

A. 仅 I 和 II　　B. 仅 II 和 III　　C. 仅 I、II 和 III　　D. 仅 II、III 和 IV

30.【P95】【2011 统考真题】下列各类存储器中, 不采用随机存取方式的是 (　)

A. EPROM　　B. CD-ROM　　C. DRAM　　D. SRAM

31.【P95】【2012 统考真题】下列关于闪存 (Flash Memory) 的叙述中, 错误的是 (　)

A. 信息可读可写, 并且读、写速度一样快

B. 存储元由 MOS 管组成, 是一种半导体存储器

C. 掉电后信息不丢失, 是一种非易失性存储器

D. 采用随机访问方式, 可替代计算机外部存储器

32.【P95】【2014 统考真题】某容量为 256MB 的存储器由若干 4M×8 位的 DRAM 芯片构成, 该 DRAM 芯片的地址引脚和数据引脚总数是 (　)【微信公众号: 研七七】

A. 19　　B. 22　　C. 30　　D. 36

33.【P95】【2015 统考真题】下列存储器中, 在工作期间需要周期性刷新的是 (　)

A. SRAM　　B. SDRAM　　C. ROM　　D. Flash

34.【P95】【2015 统考真题】某计算机使用四体交叉编址存储器, 假定在存储器总线上出现的主存地址 (十进制) 序列为 8005, 8006, 8007, 8008, 8001, 8002, 8003, 8004, 8000, 则可能发生访存冲突的地址对是 (　)

A. 8004 和 8008　　B. 8002 和 8007　　C. 8001 和 8008　　D. 8000 和 8004

35.【P95】【2017 统考真题】某计算机主存按字节编址, 由 4 个 64M×8 位的 DRAM 芯片采用交叉编址方式构成, 并与宽度为 32 位的存储器总线相连, 主存每次最多读/写 32 位数据。若 double 型变量 x 的主存地址为 804 001AH, 则读取 x 需要的存储周期数是 (　)

A. 1　　B. 2　　C. 3　　D. 4

36.【P96】【2018 统考真题】假定 DRAM 芯片中存储阵列的行数为 r、列数为 c, 对于一个 2K×1 位的 DRAM 芯片, 为保证其地址引脚数最少, 并尽量减少刷新开销, 则 r、c 的取值分别是 (　)

A. 2048, 1　　B. 64, 32　　C. 32, 64　　D. 1, 2048

37.【P96】【2022 统考真题】某内存条包含 8 个 8192×8192×8 位的 DRAM 芯片, 按字节编址, 支持突发 (burst) 传送方式, 对应存储器总线宽度为 64 位, 每个 DRAM 芯片内有一个行缓冲区 (row buffer)。下列关于该内存条的叙述中, 不正确的是 (　)

A. 内存条的容量为 512MB　　B. 采用多模块交叉编址方式

C. 芯片的地址引脚为 26 位　　D. 芯片内行缓冲有 8192×8 位

3.3 主存储器与 CPU 的连接

1.【P100】用存储容量为 16K×1 位的存储器芯片来组成一个 64K×8 位的存储器, 则在字方向和位方向分别扩展了 (　) 倍。

A. 4, 2　　B. 8, 4　　C. 2, 4　　D. 4, 8

2.【P100】80386DX 是 32 位系统, 以 4B 为编址单位, 当在该系统中用 8KB (8K×8 位) 的存储芯片构造 32KB 的存储体时, 应完成存储器的 (　) 设计。

A. 位扩展　　B. 字扩展　　C. 字位扩展　　D. 字位均不扩展

3.【P101】4 个 16K×8 位的存储芯片, 可设计为 (　) 容量的存储器。

A. 32K×16 位　　B. 16K×16 位　　C. 32K×8 位　　D. 8K×16 位

4.【P101】16 片 2K×4 位的存储器可以设计为 (　) 存储容量的 16 位存储器。

A. 16K　　B. 32K　　C. 8K　　D. 2K

5.【P101】设 CPU 地址总线有 24 根, 数据总线有 32 根, 用 512K×8 位的 RAM 芯片构成该机的主存储器, 则该机主存最多需要 (　) 片这样的存储芯片。

A. 256　　B. 512　　C. 64　　D. 128

6.【P101】地址总线 A_0(高位) ~ A_{15}(低位), 用 4K×4 位的存储芯片组成 16KB 存储器, 则产生片选信号的译码器的输入地址线应该是 (　)

A. A_2A_3　　B. A_0A_1　　C. $A_{12}A_{13}$　　D. $A_{14}A_{15}$

7.【P101】若内存地址区间为 4000H ~ 43FFH, 每个存储单元可存储 16 位二进制数, 该内存区域用 4 片存储器芯片构成, 构成该内存所用的存储器芯片的容量是 (　)

A. 512×16bit　　B. 256×8bit　　C. 256×16bit　　D. 1024×8bit

8.【P101】内存按字节编址, 地址从 90000H 到 CFFFFH, 若用存储容量为 16K×8 位芯片构成该内存, 至少需要的芯片数是 (　)【微信公众号: 研七七】

A. 2　　B. 4　　C. 8　　D. 16

9.【P101】若片选地址为 111 时, 选定某一 32K×16 位的存储芯片工作, 则该芯片在存储器中的首地址和末地址分别为 (　)

A. 00000H, 01000H　　B. 38000H, 3FFFFH　　C. 3800H, 3FFFH　　D. 0000H, 0100H

10.【P101】【2009 统考真题】某计算机主存容量为 64KB, 其中 ROM 区为 4KB, 其余为 RAM 区, 按字节编址。现要用 2K×8 位的 ROM 芯片和 4K×4 位的 RAM 芯片来设计该存储器, 需要上述规格的 ROM 芯片数和 RAM 芯片数分别是 (　)

A. 1, 15　　B. 2, 15　　C. 1, 30　　D. 2, 30

11.【P101】【2010 统考真题】假定用若干 2K×4 位的芯片组成一个 8K×8 位的存储器, 则地址 0B1FH 所在芯片的最小地址是 (　)

A. 0000H　　B. 0600H　　C. 0700H　　D. 0800H

12.【P101】【2011 统考真题】某计算机存储器按字节编址, 主存地址空间大小为 64MB, 现用 4M×8 位的 RAM 芯片组成 32MB 的主存储器, 则存储器地址寄存器 MAR 的位数至少是 (　)

A. 22 位　　B. 23 位　　C. 25 位　　D. 26 位

13.【P101】【2016 统考真题】某存储器容量为 64KB, 按字节编址, 地址 4000H~5FFFH 为 ROM 区, 其余为 RAM 区。若采用 8K×4 位的 SRAM 芯片进行设计, 则需要该芯片的数量是 (　)

A. 7　　B. 8　　C. 14　　D. 16

14.【P102】【2021 统考真题】某计算机的存储器总线中有 24 位地址线和 32 位数据线, 按字编址, 字长为 32 位。如果 00 0000H~3F FFFFH 为 RAM 区, 那么需要 512K×8 位的 RAM 芯片数为 (　)

A. 8　　B. 16　　C. 32　　D. 64

15.【P102】【2023 统考真题】某计算机的 CPU 有 30 根地址线, 按字节编址, CPU 和主存连接时, 要求主存芯片占满所有可能的存储地址空间, 并且 RAM 区和 ROM 区所分配的空间大小比是 3:1。若 RAM 在低地址区, ROM 在高地址区, 则 ROM 的地址范围是 (　)【微信公众号: 研七七】

A. 0000 0000H~0FFF FFFFH　　B. 1000 0000H~2FFF FFFFH

C. 3000 0000H~3FFF FFFFH　　D. 4000 0000H~4FFF FFFFH